芯片互联技术分享（二）

芯片上的互连（on-die interconnect）长期以来一直是芯片内部信号传输的主要方式。这是因为大多数芯片的封装内仅包含一颗裸片（die）。此时，唯一额外需要的互连就是把信号从裸片引到封装引脚，再焊接到印刷电路板（PCB）上。

先进封装技术改变了这一点。如今，一个封装可能包含更多元件，其中一些需要在封装内部实现互连。只有一部分信号会被引出到封装引脚，因此必须提供一种方式来完成封装内部的互连。

有些人把这种含有多个元件的封装整体称为“芯片”。换句话说，在这种语境下，“芯片”指的是整个封装好的产品，它可能包含一颗或多颗裸片。

封装内部的连接方式可以分为两类：键合（bonds）和各种互连结构。键合通常直接连接到裸片或封装基板，而其他互连结构则相当于不同形式的“线缆替代方案”。

图1：不同类型的键合。引线键合（wire bonding）是最古老的方式，而 C4 焊球是当前最常见的。柱体（pillars）提供了更大的支撑高度，而混合键合（hybrid bonds）则可直接将两颗裸片或晶圆结合在一起。

自从第一颗裸片被放入封装中以来，键合工艺就已经存在。传统上，每根键合线连接一个焊盘（bond pad）。每颗裸片上都有若干焊盘，而封装基板或引线框架（wireframe）则提供从焊盘到外部引脚的连接。如今，键合也可以用于连接焊盘与封装内部的其他互连。

广义上讲，键合方式分为三类：引线键合（wire bonding）——用导线连接两个焊盘；C4 焊球（或凸点，bump）键合——此类包括柱体（pillars）；直接键合（direct bonding） —— 其中最有趣的是混合键合（hybrid bonding）。其中，引线键合是最早使用的方式，至今仍广泛应用于小尺寸裸片。而对于需要比裸片边缘更多连接的大尺寸裸片，则通常采用焊球或凸点键合。

焊球（balls）通常用于将封装与 PCB 连接；凸点（bumps）则多用于将裸片连接到基板；微凸点（microbumps）则用于裸片叠加时的连接。柱体（pillars）的作用与凸点类似，但其形状不同。混合键合（hybrid bonding）虽然并不是新技术，但由于它能够支持极窄的间距，近年来重新受到关注。它直接将焊盘对接，不需要使用任何中间材料（如导线或凸点）。

引线键合通过细导线将两个焊盘连接起来，一个焊盘位于裸片上，另一个位于封装的一部分。对于小型封装，导线焊接在引线框架（leadframe）上。而对于 BGA 以及其他较大的封装，如果仍采用引线键合，则连接点位于封装基板上（下文将详细介绍）。

引线框架通常由金属冲压或蚀刻制成，然后通过胶合或焊接固定到底座上，其焊盘和引脚位置是预先定义的。生产过程中，引线框架的所有引脚最初是互相连接的，以在运输和组装时提供机械稳定性。但在封装完成并固化后，这些连接会被移除，否则通电时会造成电气短路。

有几种方法可以将导线连接到键合板上，所有这些方法每次都连接一根导线。他们的目标是创造一种能够承受芯片在其生命周期中所经历的物理严酷考验的纽带，并提供坚实的电气连接。对于塑料包装，成型化合物有助于稳定导线键，但对于密封式包装，导线必须保持可靠的连接，没有这种加强。

图2：用于薄型四方扁平封装（TQFP）的引线框架示例。

因此，不能仅仅“粘贴”导线到焊盘上。必须满足额外条件来实现类似焊接或熔接的结合方式。其中一个关键步骤是“刷洗”（scrub）焊盘表面，以去除可能堆积的杂质或氧化层。如果不能穿透这些表层，电气连接质量可能会很差。

实际生产中常见的引线键合方法主要有三种：

超声键合（ultrasonic bonding）：最简单的方法，通过超声波和垂直压力“刷洗”焊盘表面，从而完成键合。

热压键合（thermocompression bonding）：用高温取代超声波刺激实现键合。注意，这里所指热压键合不同于用于 C4 焊球的现代热压焊工艺。

热超声键合（thermosonic bonding）：结合热、压力与超声波刺激来完成导线键合。

尽管可用于键合的材料和工艺很多，但封装中主要采用两种方案：楔形键合（wedge bond）和球形键合（ball bond）。前者通常基于导线，后者则使用焊球。不过，也存在其他替代方案。

楔形键合已有数十年的使用历史，尤其常用于金属引线框架。它通常采用铝导线与焊盘键合。虽然铝不是最好的导体，但其导电性已足够，同时成本低廉、工艺简便。

楔形键合的过程是：导线由夹具固定，一端放置在目标焊盘上。楔头（wedge）向导线施加压力或超声波，使导线牢固附着于焊盘。随后楔头释放，移动导线至第二个焊盘上进行第二次键合，并剪断导线。

在进行楔形键合时，需要注意：第一焊盘上的楔头方向应朝向第二焊盘。这样，当导线受到拉力时，受力方向与键合方向一致，不会导致侧向拉扯，从而避免弱化或拉脱键合点。

图3：楔形键合示例。此图展示了使用超声波完成两个键合点的过程。上方是涉及的工具与结构，下方是工艺流程图。

图4：楔形键合具有方向性。键合时，导线的方向应与键合方向一致。

楔形键合易于实现，但由于其方向性，需要花更多时间调整设备定位。而如今最广泛使用的键合技术是球形键合（ball bond），它使用金线和焊盘。在金线末端，通过金线尖端与熄火电极（flame-off electrode）之间形成电弧，电弧熔化导线末端并形成球状结构。

图 5：球形键合示意图。过程中可能使用压力、高温与超声刷洗。

该球随后通过压力、加热和超声振动固定到焊盘上。导线拉向第二个焊盘后，毛细管工具（capillary）将导线压至焊盘上，方式类似楔形键合。这一过程被称为“缝合键合（stitch bond）”。需要注意的是：连接的两端中，只有一端有球形结构。

不同于楔形键合，球形键合没有方向性要求，这简化了设备移动过程并提高了产能。还可以在一个焊盘上堆叠多个焊球，通过多次电弧熔球并将新球键合在旧球之上，以形成更高的结构。

使用导线键合可以实现多晶圆（die）堆叠，但前提是：上层晶圆的尺寸必须小于下层晶圆，并位于下层的焊盘环内部。

像球栅阵列（BGA）这样的封装可以使用导线键合，通常是将导线连接到基板（substrate）上的焊盘，而非引线框。但前提是连接必须靠近封装边缘。如果不是，封装中心区域将无法用于连接，此时导线键合就不再适用。为此，采用了C4键合（Controlled Collapse Chip Connection）：将焊球直接连接在晶圆的焊盘上，再将晶圆翻转（flip-chip）后放置在基板上。

图 6：用于堆叠芯片的导线键合。每一层芯片都必须比其下层更小才能实现该结构。

为了实现更高连接密度（特别是在 BGA 封装中），倒装芯片（flip-chip）工艺已成为主流。其名称来自于这种方式中晶圆被翻转，将有源层朝向基板。此时不再使用导线进行连接，而是由焊球完成连接任务。

在晶圆完成加工之后，焊球会被放置在其焊盘上。基板焊盘可能会涂上助焊剂，随后将晶圆翻转并对准贴合，使焊球落在基板焊盘上。之后进行回流焊（reflow）处理，短暂加热使焊球部分熔化，从而将晶圆牢固焊接在基板上。由于这一过程是通过精心设计的方式进行的，因此这种连接被称为可控崩溃芯片连接，或C4。

C4 技术可应用于多个层级，连接的尺寸和密度也各不相同。在 BGA（球栅阵列）封装的底部，大尺寸焊球用于连接至 PCB 板。而在封装内部，凸点（bumps）用于实现芯片（die）与基板之间的连接，这些凸点要比封装外部的焊球更小。进一步地，在 3D 堆叠封装中，当一个晶圆叠在另一个之上时，还会使用更小的微凸点（microbumps），这是利用了硅工艺所允许的更细线宽和更小间距实现的。

晶圆键合之后，连接之间仅依靠金属实现机械粘附，这容易带来可靠性问题。热应力等温度相关效应可能会导致焊点产生裂纹甚至断裂。为此，需要在键合之后注入底部填充材料（underfill），填充芯片下方的空隙。这种材料可以缓解热膨胀系数（CTE）不匹配，同时帮助芯片将热量传导至基板散热。

图6 ：在焊盘上制备凸点的流程。此工艺类似常规金属沉积，但最后的回流焊步骤形成球形结构。

标准倒装芯片键合方式成本低、速度快，但也存在一些缺点，尤其是对于高密度小间距焊点的芯片。此类芯片需要更高的精度来保证芯片不会在标准回流焊过程中发生偏移。

此外，由于回流焊是在炉中进行的，整个电路板都会被加热，冷却过程中因热膨胀系数不匹配可能造成键合减弱或芯片翘曲。如果晶圆或基板表面不够平整，有些键合点可能会变得脆弱。还有一些金属如铝，会形成氧化层，需要突破才能实现良好接触。

为了解决上述问题，可以使用热压键合（TCB）。该方法通过从顶部逐片对芯片施加热与压力实现键合。（需注意，此处的热压键合与前文用于焊球的热压不同。）它既可用于堆叠多个晶圆的3D封装，也可用于将单个芯片键合到基板。它的精度更高，可在键合过程中有效固定芯片位置。

当进行芯片与基板的热压键合时，不再是加热整个基板进行回流，而是仅对芯片及其焊球加热，从而减小翘曲风险。该过程通常采用铜或铝材料，也可使用金材料完成。

高带宽内存（HBM）广泛采用热压键合技术来实现芯片堆叠。这不仅解决了上述问题，还能缩小晶圆之间的间隙，从而减少封装厚度。同时也有助于芯片散热。

不过，热压键合并不像回流焊那样可以批量处理。它必须逐颗芯片进行键合，而非一次性键合整盘芯片。产能降低使得这种方式成本更高，因而主要用于高毛利器件。

微凸点的尺寸不能无限缩小。一方面，即使在回流焊中焊料坍塌过程受到控制，但最终形成的连接轮廓并不精确，这限制了微凸点之间的最小距离，否则容易互相干扰。另一方面，焊点尺寸还决定了芯片与基板之间的间隙（stand-off），如果凸点过小，该间隙可能不足以容纳底部填充材料。

柱状互连（pillars）应运而生，以提供更好控制的间距和支承高度控制。与球体不同，圆柱体可以有独立的高度和直径，提供了两个自由度。如果一个die部分重叠另一个die，甚至可以在其上同时使用柱状物和球体，这种情况下，需要使用焊球进行短距离连接到下方的芯片，然后使用更长的柱状物（有时称为圆柱）连接到没有下方芯片的中介层。

图 7：一个晶圆（die）部分重叠在另一个连接晶圆上时，可以同时使用凸点（bumps）和柱（pillars）来管理两个不同高度的支撑距离（stand-offs）。这会对柱状结构在保证良率前提下的可实现高度提出挑战。晶圆、柱和凸点的尺寸未按比例绘制。

柱状互连的制备流程与凸点（bump）非常相似，区别主要在于添加铜柱（copper pillar）的步骤。

图 8：铜柱制造流程。其工艺步骤基本与制造凸点相同，主要区别在材料上：焊球/凸点通过回流焊形成球形，而铜柱则是在柱顶加入焊料完成类似连接。

上述互连技术用于将芯片组装进封装之中。但有些芯片 I/O 引脚数量较少、面积较大，更适合采用芯片级封装（CSP），或更常见的晶圆级芯片封装（WLCSP）。这类芯片可无需额外封装，直接安装到 PCB 上。其信号、电源和地线通过重布线层（RDL）从焊盘引出，并连接至最终将焊接到 PCB 的焊球，作用类似封装的引脚。

术语“晶圆级（wafer-level）”说明这一步是在晶圆尚未切割前完成的，因此是晶圆厂的工艺步骤，而非后端封装流程。晶圆处理完成后，会沉积更多介电层，然后再沉积并图案化 RDL 层。RDL 层可以包含多层，但一般较少。介电材料用于隔离每一层图案化金属，最终在最上层金属上方再涂覆一层介电层，随后焊球被连接其上（见图 32）。与芯片内部金属层不同，RDL 层一般采用有机介电材料。常见的有：聚酰亚胺（polyimide）、聚苯并恶唑（polybenzoxazole）和苯并环丁烯（benzocyclobutene）。

图9：CSP 中的 RDL 结构。在晶圆钝化之后，额外的介电层和金属层被沉积并图案化，以将信号从焊盘重新布线至焊球，实现与 PCB 的直接互连。

先进封装领域最新的热门话题是混合键合（Hybrid bonding），该技术主要用于未来的晶圆对晶圆（die-to-die）连接。与传统工艺通过添加焊料等材料形成连接不同，混合键合是将金属焊盘及其周围的氧化层直接贴合，实现无中介材料的连接。术语“混合”源于其同时利用金属与氧化层进行键合。相比之下，“直接键合”（direct bonding）通常仅指金属焊盘间的贴合。

为了实现混合键合，首先需要沉积一层较厚的氧化层，材料可以是二氧化硅（SiO₂），但常见的是氮氧化硅（SiCN）。随后，在其上蚀刻出焊盘孔洞，并使用大马士革工艺（damascene process）填充铜金属。接下来进行化学机械抛光（CMP），这是关键步骤。表面必须极为平整洁净，以满足键合要求。CMP 不仅要抛光平滑表面，还需将铜金属压低至比氧化层低约 5nm，以避免铜优先接触并干扰氧化层键合。发生这种情况的原因是氧化物会首先键合，而铜必须被移开，以免造成干扰。

CMP 后，表面需通过氮等离子体活化处理，增强亲水性，从而促进键合效果。随后进行清洗步骤，以确保无污染颗粒。

这些步骤需在键合双方表面（通常是两个独立晶圆）同时进行。在精准对准后，双方接触，即进行预键合（Pre-Bond）。此为预键合阶段。首先接触的是氧化层表面，它们会在室温下静置约 30 分钟形成初步结合。接着进行低温退火处理（通常不超过 300°C），此时铜金属扩展并向中部移动实现接触与金属键合。注意，若在 CMP 中铜被去除过多，铜层将无法在退火时延展接触，从而无法形成金属键合。

其中，铜金属键合提供优异的电性能和连接稳定性，而氧化层键合则主要提供结构支撑稳定性。

晶圆冷却后，扩展的铜金属会尝试收缩，但由于键合强度高，这将在晶圆内部产生应力，可能导致翘曲变形。如果应力过大，可能会导致介电层或金属层从硅基底上剥离。混合键合已在小规模商业化中成功应用多年，目前仍是学术与工业界的研究重点，目标是推动其向大规模量产迈进。

图10：简化的混合键合流程图。CMP、表面活化和清洗步骤对确保表面平整、无颗粒污染至关重要，从而形成可靠的键合。

混合键合有多种方式，最简单的一种是晶圆对晶圆键合。在这种方式中，工艺在两个晶圆切割之前就开始。如果良率太低，导致大量不良芯粒与良好芯粒配对，那么这些键合对将无法通过测试，这就是其面临的挑战。

对于良率受限的晶圆，一种做法是在一个晶圆上制造芯粒，然后将已知良好的芯粒重新组装成类似晶圆的结构（但这些芯粒之间没有连接）。如果第二块晶圆良率较高，则可以采用一种称为“集体芯粒对晶圆键合”的工艺与其进行键合。此方法的挑战在于，重新组装的“晶圆”并非单一的硅晶体，各芯粒之间可能会发生微小的相对运动，从而带来对准难题。

最精确但最慢的工艺是将一个晶圆中已知良好的单个芯粒放置到另一晶圆上的已知良好芯粒上。这样可以对每个芯粒单独进行对准。

混合键合已在少数应用中使用，例如新型闪存和图像传感器，但尚未广泛应用，仍处于持续研发阶段。该技术有望实现更紧密的连接间距，从而支持更宽的总线连接。

每种互连技术支持不同尺寸的连接（例如球直径）和间距。大多数技术都有量产范围与尖端工艺之间的跨度。

表1：互连尺寸和间距对比。下限通常反映尚未或刚进入大规模量产的先进工艺。

传统的通孔封装和较新的倒装芯片封装分别只需要引线框架和基板来将芯片信号连接到PCB。然而，先进封装通常采用中间互连结构。用于重新布置信号的结构，按采用顺序排列如下：

• 基板（Substrates）

• 中介层（Interposers）

• 桥接结构（Bridges）

封装中使用的基板类似于PCB，尤其类似于高密度互连（HDI）PCB。它们由交替层组成，一层为金属布线穿过介电材料，另一层仅为介电层。从结构上看，也类似于半导体中的BEoL（后端金属互连层）。但基板的特征尺寸远大于芯片，因此可以使用有机介质代替氧化物。

基板通常以一个核心层为起点，该层为两面覆盖铜层的有机介质刚性板。其构造方式为“加法式”，即通过不断添加材料构建，在此案例中是不断叠加介电层和金属层。因此，这一工艺也被称为“叠加工艺”（build-up process）。

金属层主要承担两项功能。显而易见的一项是将信号从封装内部引导到可焊接到PCB的连接点。

图11：封装基板的横截面。与PCB类似，由包含金属线的多层结构组成，各层之间以有机介质隔开。不同类型的通孔用于金属层之间的连接。

根据信号的走线路径，可能需要一层或多层金属层。

金属层的另一作用是作为电源层和地层。它们主要为封装中的器件提供电源稳定性。但对于高频信号或高性能电路来说，噪声是主要问题，这时电源层和地层可以作为屏蔽层，防止金属层之间通过介电层相互干扰。在同一层上，还可以通过地线将信号线隔开，实现进一步屏蔽。

在PCB中，这类层对创建具有受控阻抗的带状线或微带线也很关键。由于基板的尺寸更小，使得这类结构较少见，因为几乎没有信号线需要被当作传输线来处理。比如，一个6 GHz信号的波长约为50毫米，因此长度超过25毫米（即半波长）的布线在该频率下应被视为传输线。只有尺寸最大的封装才具有这种长度，且此类信号不多。如果通过合理布线能使布线长度足够短就无需特殊处理，但若确实需要受控阻抗，地层可以提供帮助。

在基板内部，通孔用于在金属层之间建立连接，常见的有三种类型：

• 通孔（或通孔型通孔）：两面均可访问的通孔。

• 盲孔：仅在其中一端的表面可访问，终止于内部某一层。

• 埋孔：在内部层之间贯通，外部不可见。

微孔：直径更小的通孔（低于150 μm）。制造更困难，需使用激光烧蚀。由于孔径小，其深宽比需特别考虑，因为对高深宽比孔进行电镀较困难（类似前述TSV技术的挑战）。

基板加工主要涉及两种材料：介电材料与金属。金属基本为铜，焊料只用于连接。在无铅环境下，SAC（锡/铝/铜）焊料为主流选择。

相比金属，介电材料选择更丰富。PCB中最常见的两种介电材料是不同类型的环氧树脂，可通过加热固化（也称为热固性材料）。FR-4（或写作FR4）是最常见的PCB用树脂。“FR”代表阻燃等级，数字4为美国国家电气制造商协会（NEMA）分配的编号。该材料是由环氧树脂浸渍的玻纤布复合而成。

对于更高性能需求，BT环氧树脂（即双马来酰亚胺-三嗪）具有更高的玻璃化温度（T_g），即材料开始软化并发生力学性能变化的温度。BT树脂还具有更低的介电常数，有助于减少层间信号串扰。

这两种材料都可制成预浸料（prepreg，意为预浸渍）。其制法是将纤维织物浸入树脂中并部分固化以稳定形态。预浸料便于铺设，之后可通过加热和施压实现完全固化，促成层与层之间牢固粘结。

对于连接芯片与PCB的有机基板，常用ABF（味之素公司开发的“叠层膜”）。ABF 具备更优的介电和热性能，适合高性能信号传输。ABF 属于填充无机粒子的热固性材料，刚性高于一般树脂。其以卷材形式提供，一面包覆OPP（定向聚丙烯）膜，在使用前去除；另一面为聚乙烯（PET）膜，在敷设后去除。介电片材通常带有铜层。

除了介电常数低之外，ABF的热膨胀系数（CTE）也更接近铜及基板上其他材料，因此在多次热循环下不易开裂或产生其他缺陷。该特性适用于高可靠性的封装电路。但ABF的成本高于一般材料和工艺。

需要注意的是，整个基板不必由同一种介电材料构成。不同层可根据所支持信号的需求采用不同的树脂材料。

PCB中的通孔传统上通过机械钻孔实现，但由于基板通孔尺寸更小，更常采用激光钻孔。与用于插件或机械固定的通孔不同，通孔必须实现层间导通。通常采用电镀方式处理：在孔中预先沉积少量铜作为种子层，然后将电路板接为阴极，在电镀槽中进一步沉积铜层以实现导通。

无论是使用机械钻孔还是激光钻孔，周围的树脂往往会熔化，产生“涂污”现象。对于层数达到四层或以上的基板，需要进行去污（desmearing）处理来清洁表面。该过程可采用化学或等离子体方式完成，后者效果更干净、均匀，但成本也更高。

基板制造流程在概念上非常直观：从一个核心层开始，不断叠加各层，同时进行图案化和钻孔。由于基板的线宽与间距远大于芯片，因此不需要使用硅后端互连（BEoL）中的昂贵“双镶嵌”工艺。

埋孔和微孔可存在于任意层，盲孔位于最外层，而通孔一般在所有层构建完成后统一钻出。 更详细流程见图12。

图示所示流程与材料适用于最常见的基板类型。对于核心层，也可选用陶瓷或金属，亦可选择特殊用途树脂。在材料选择时，需在成本、可靠性、热管理、信号完整性、功率完整性等方面进行权衡，以满足具体应用需求。

图12：典型基板制造流程。从核心层开始，依次添加、钻孔并图案化，直到所有层完成。最终通过加热和加压将所有层粘合在一起。

多年来，基板一直是封装的标准配置，但其主要作用是为芯片提供一个安装表面。如今，基板已经发展出支持信号重布的功能。理论上，可以在一个基板上放置多个芯片，但如果芯粒之间连接太多，那么基板尺寸将变得过大。此外，当今部分芯片的引脚数高达数千个，在常规尺寸（或可制造尺寸）的有机基板上布线几乎不可能实现。此外，信号路径往往曲折冗长，导致通信功耗上升，不利于高可靠性的通信。

这正是采用中介层的主要动因。广义上讲，中介层是任何一种放置在器件之间用于建立或重新引导连接的中间层或垫片。在封装中，中介层上放置有硅芯片、无源器件等组件，它们之间通过水平互连连接。而中介层与下方基板通过通孔进行垂直连接。芯片与中介层之间通过微凸点（microbumps）连接；中介层与基板之间通过凸点（bumps）连接。

这种类型的中介层被称为无源中介层。除了无源中介层所包含的结构外，硅中介层还使得有源中介层成为可能，这种中介层包含晶体管，尽管它们尚未实现大批量生产。

图13：中介层的俯视图与剖面图。器件位于中介层上方，通过微凸点连接。中介层内部的导线将器件信号引导至下方凸点，从而连接到更下方的封装基板。

中介层引入了额外的互连层级。这个层级结构从上至下依次为：芯粒及其片上连接、中介层（连接封装内器件）、基板（连接外部信号与封装焊盘）、最后是PCB本体。

每个层级的线宽/间距及焊盘密度各不相同，芯片密度最高，PCB最低。

与基板和PCB相比，中介层带来四项核心优势：

• 更紧凑的金属线宽与焊盘尺寸可支持更多信号在封装内部组件之间或连接至封装球。

• 更多器件间连接可在信号离开封装之前完成。

• 芯粒间距离更短，信号衰减更小。

• 更短的距离意味着驱动器所需功率与电压摆幅更低，降低整体功耗。

使用中介层的劣势在于其成本、热管理需求以及设计复杂性。成本取决于所选材料，显然引入中介层成本更高，但若考虑用多个封装替代一个整体封装，其性价比反而更优。

中介层本身不会增加热问题，但它使得封装内集成更多硅片，可能引入额外热管理挑战。解决办法之一是：避免高功耗芯片上下堆叠或紧邻排布。

一个典型挑战是HBM内存布局：它对热非常敏感，需尽可能靠近处理器以缩短连接，但这样又可能因处理器过热影响内存性能。

成本与热管理问题往往与“设计复杂度”密切相关。这些问题虽可通过细致设计解决，但涉及封装、中介层、芯粒的协同设计，牵涉模块繁多，挑战显著。

中介层的主要功能是引导信号路由，因此其材料选择更侧重物理性质而非电性参数。关键指标包括：信号隔离性、热导率、热膨胀系数（CTE），并需兼容所承载材料，如芯片中的硅、凸点、金属焊盘、底填材料及下方基板等。

表2：芯片、中介层、封装基板和PCB的互连能力比较。芯片连接密度最高，PCB最低。增加金属层有利于布线，但也提高成本，且额外通孔可能影响信号完整性。

最常用的中介层材料是硅。这是因为硅工艺可实现比PCB/基板用有机材料更高的导线密度，具体取决于所采用的工艺节点。硅中介层通常在半导体晶圆厂（如TSMC）制造。台积电是目前最大的硅中介层生产商。

中介层并不需要最先进的硅工艺，通常使用65 nm或45 nm节点，这样可以控制成本不至于过高，但单位面积仍比有机材料昂贵。此外，为容纳所有组件，中介层必须足够大，其面积常常超过其承载芯片的总面积。虽然单位面积成本低于先进芯粒，但总体成本仍高于普通芯片。

构建无源硅中介层类似于制造芯粒，只是只保留金属层。可以构建多层结构，但每增加一层都会提升成本。因此，在保证良好布线能力和信号质量的前提下减少层数，是一项重要的设计优化难题。

硅中介层上最常用的结构之一是 TSV（硅通孔），用于将信号从芯粒的一侧直接引导至另一侧。TSV 通常用于电源与地线，但也可用于信号传输。它们周围存在“隔离区域”，以避免 TSV 的制作过程影响邻近硅区域。TSV 还可作为热管用于中介层中，类似芯片内部的结构，帮助散热。

无源中介层并不使用硅的半导体特性，仅作为连接的物理载体。因此 TSV 的存在不会限制无源中介层的布局，但会显著增加成本。若采用更薄的硅片，可降低 TSV 深度，从而减少成本。但过薄硅片会需要**承载晶圆（carrier wafer）**以保证在制造过程中保持结构完整性。

承载晶圆在硅片薄化前被粘附上，以增强刚性，支持后续加工步骤。这种粘附材料为临时性，可在晶圆级封装完成后去除。脱附（debonding）步骤可确保不留残余粘合材料。

任意硅片制品都存在尺寸限制。对大多数芯粒来说，其尺寸受限于**掩模载体（reticle）**的大小。掩模尺寸远小于 reticle，且可在一个 reticle 内容纳多个芯粒以提高生产效率。某些高性能芯片已接近 reticle 尺寸上限。

极少数有源芯片会超过 reticle 限制，典型例子是 Cerebras 的 AI 芯片，将整片晶圆当作一个“芯片”。硅中介层也可以超过 reticle 尺寸，但台积电目前限制在 3.3 个 reticle 单元以内（未来有扩展计划）。

在光刻过程中，图案通过掩模投射到晶圆上，每次只曝光一个 reticle 区域。扫描器（scanner）负责移动晶圆，每次曝光后将其移动一个 reticle 距离，最终完成整片晶圆图案的曝光。

一般而言，每次曝光会生成一个独立芯粒。但对于中介层或超大芯片，需进行多次曝光。这意味着多个曝光区域之间需进行图案拼接（stitching）。虽然中介层的图案尺寸较宽松，拼接相对容易，但拼接工艺仍是硅代工厂必须掌握的关键技术。目前业界正开发更大尺寸中介层制造方法，一旦成功，将无需图案拼接。

图14：多 reticle 中介层示意图。中介层的图案化过程需三次曝光，曝光交界处需特别注意信号的拼接对准。

硅中介层的高成本促使业界探索玻璃中介层的可行性。玻璃的制造工艺与硅完全不同，也带来一些局限性。但也带来了一些优势，例如更好的信号隔离能力，适用于特定设计。

“玻璃”是广义术语，具体性能因添加剂不同而异。许多玻璃配方为商业机密。康宁公司为手机等移动设备开发的高强玻璃，也适用于中介层。其大尺寸批量生产能力支持玻璃晶圆与玻璃面板同时用于中介层制造。

玻璃中介层需实现两项关键功能：玻璃通孔（TGVs） 和金属互连。玻璃打孔与填充工艺已成熟，铜亦可在玻璃表面电镀。目前玻璃中介层仍处于研究阶段，尚未进入量产。

硅中介层成本过高，促使开发者转向有机中介层作为替代方案。其结构与 PCB 或基板类似，但尺寸特征更小。金属化工艺需采用硅设备，而非 PCB 设备，后者无法满足精度要求。

有机基板的制造仍处于早期阶段，它已在台积电的 CoWoS-R 封装中实现了一些生产。随着硅桥和成本更低的中介层变得商业上可行，对硅中介层的需求正在下降，仅限于那些需要最紧密尺寸或需要有源中介层的设计。

前文讨论的三种材料（硅、玻璃、有机）都可作为无源中介层，只承担连接功能。但硅本身是半导体，因此可以在中介层内直接构建电路，从而成为有源中介层。

目前尚无此类中介层投入量产，但已有相关讨论，比如将电源管理与I/O 电路放置于中介层中，靠近其对应信号路径。这将使电路集成至中介层将提高成本，因为除了后端互连（BEoL）外，还需执行前端工艺（FEoL）。

图15：硅中介层 vs 硅桥。硅中介层使用大面积硅片，而桥仅在需要互连的区域放置小块硅片。

由于中介层通常使用较旧制程节点，因此不会承载最先进的高性能电路，而是转移一些辅助电路或整合部分功能芯片。根据布线需求和电路面积，不一定会增加中介层总面积，因此成本增长主要来自 FEoL 工艺。但由于测试复杂性增加（确保中介层功能可靠），整体成本也会相应上升。

硅中介层仅适用于能回收其封装成本的高端应用。硅制品成本高度依赖其面积。与普通芯片相比，硅中介层尺寸较大。硅桥是缩小版的中介层，只在需要互连的位置放置小块硅片，而非整个大面积硅片。

硅桥通常嵌入有机中介层或基板中，替代整块硅中介层。制造流程中，硅桥由供应商提供，中介层或基板制造商将其嵌入。完成嵌入后，中介层/基板交由封装厂进行组件组装。如台积电或英特尔，封装由其内部完成。其他公司则依赖外包封装测试厂（OSAT）完成最终组装。

硅桥是一种非常简单的硅芯片，只需要后端工艺（BEoL）处理。话虽如此，它们是专有的，制造细节并未公开。英特尔的版本可能最广为人知，被称为嵌入式多芯片互连桥（EMIB）。安靠、日月光集团、比利时微电子研究中心、三星和台积电也一直在研究硅桥。

图16：硅桥剖面图。硅桥嵌入有机中介层，实现组件与封装基板之间的连接。

将硅桥嵌入有机中介层的步骤如下：

1.先构建中介层直至最后一层。

2.在封装前，在基板中预先开设桥的凹槽（cavity）。英特尔拥有若干相关专利，用以降低成本与周期，相较传统激光烧蚀方法更优。

3.将硅桥放入凹槽，用粘合剂固定。对准精度至关重要。

4.完成最后的基板层构建，并执行钻孔等标准后续操作。

制造硅桥的硅工艺可支持非常微小的线宽。精度限制往往不在于硅桥本身，而在于桥与基板凹槽之间的对准精度。放置硅桥的设备的公差远大于硅桥导线间距。平整度亦会限制桥的尺寸。