Microchip推出首款3纳米PCIe® Gen 6交换芯片，赋能现代AI基础设施-感算商城

Microchip推出首款3纳米PCIe® Gen 6交换芯片，赋能现代AI基础设施

来源：Microchip(微芯科技)

发布时间：2025-11-11

Switchtec™ Gen 6 PCIe®扇出型交换芯片提供高带宽、低延迟和高级安全功能，适用于高性能计算、云计算和超大规模数据中心

随着人工智能（AI）工作负载和高性能计算（HPC）应用对数据传输速度与低延迟的需求持续激增，Microchip Technology Inc.（微芯科技公司）宣布推出下一代Switchtec™ Gen 6 PCIe®交换芯片。作为业界首款采用3纳米制程工艺的PCIe Gen 6交换芯片，Switchtec Gen 6系列旨在实现更低功耗，并支持最多160通道，满足高密度AI系统的连接需求。该系列交换芯片的高级安全功能包括基于硬件的信任根、安全启动功能，并采用符合美国商用国家安全算法规范2.0（CNSA 2.0）的后量子安全加密技术。

在以往几代的 PCIe 产品中，数据在 CPU、GPU、内存与存储设备之间传输时常出现带宽瓶颈，导致计算资源利用率不足及算力浪费。PCIe 6.0将单通道带宽提升至64 GT/s（每秒千兆传输），较前代翻倍，为顶尖AI加速器构建高效数据通道。Switchtec Gen 6 PCIe交换芯片可实现CPU、GPU、SoC、AI加速器与存储设备间高速互联，助力数据中心架构师充分释放下一代AI与云基础设施的潜力。

Microchip负责数据中心解决方案业务的副总裁Brian McCarson表示：“AI时代的快速创新正推动数据中心架构从传统设计转向以共享资源池为核心的新型模式。通过将成熟的Switchtec产品线扩展至PCIe 6.0，我们的技术不仅支持关键计算资源间的直接通信，更打造出迄今性能最强、能效最高的交换芯片产品，助力这一转型。”

作为高性能互连方案，Switchtec Gen 6交换芯片可简化服务器机架内GPU的接口设计，显著降低信号损耗并维持AI网络所需的超低延迟。PCIe 6.0标准引入的流控制单元（FLIT）模式、轻量级前向纠错（FEC）系统及动态资源分配机制，使数据传输效率和可靠性显著提升，尤其适用于AI工作负载中普遍存在的小数据包传输。这些功能改进可优化整体吞吐量并降低有效延迟。

Switchtec Gen 6 PCIe交换芯片采用 10 堆栈架构，配备 20 个端口，每个端口均支持热插拔（hot-plug）和意外插拔（surprise-plug）控制功能。产品兼容 NTB（非透明桥接）技术，可实现多个主机域的连接与隔离，并支持组播（multicast）功能，以在单一域内实现一对多数据分发。该系列交换芯片内置高级错误隔离机制、全面诊断与调试功能、丰富的 I/O 接口以及集成的 MIPS 处理器，并支持 x8/x16 分叉配置。输入输出参考时钟基于PCIe堆栈设计，每个堆栈含四个输入时钟。

开发工具

Switchtec Gen 6 PCIe系列交换芯片由Microchip ChipLink诊断工具提供全面支持，通过直观的图形用户接口（GUI）实现调试、诊断、配置与分析。ChipLink支持通过带内PCIe或UART、TWI和EJTAG等带外信号进行连接，为设计与部署提供灵活高效的监控与故障排查。配套开发工具包括PM61160-KIT Switchtec Gen 6 PCIe交换芯片评估工具包，该工具包配备多个接口。